對于130nm以下的納米技術，IC制造商發(fā)現(xiàn)在生產(chǎn)的早期階段實際良率遠小于期望值(圖1)，超過60%的設計需要重新制作整個掩膜才能達到可接受的良率和性能指標。傳統(tǒng)方法對提高現(xiàn)代工藝下的良率更是無能為力，因為與傳統(tǒng)工藝相關的良率問題不再是引起當前良率問題的主要原因(圖2)。而且，傳統(tǒng)的DFM方法只依賴于對下游效應的精確估計。在納米工藝節(jié)點上，制造和光刻問題對硅片性能有著深遠的影響，需要有關制造效應的高度精確信息才能確?？煽康念A測值。
芯片制造商以前都是通過一系列針對特殊工藝和制造的設計規(guī)則與版圖設計師交流有關制造效應的數(shù)據(jù)。只要遵循這些規(guī)則，半導體公司就能預期得到標稱的良率水平。為了適應工藝的變化，制造商需要在設計規(guī)則中建立足夠的保護帶(guard-band)，因此這種設計無法發(fā)揮制造工藝的全部潛能，也無法實現(xiàn)最大的性能指標。
今天，先進的工藝大大地改善了復雜性和設計規(guī)則?，F(xiàn)在制造商大大地增加了必要的設計規(guī)則，這些規(guī)則有一系列的可選的、但是又推薦采用的規(guī)則，設計師利用這些規(guī)則可以發(fā)揮最新工藝技術的更大潛能。然而，物理版圖和亞波長光刻與芯片平整效應之間越來越多的交互作用，將顯著影響良率提升和最大良率水平。在這種狀況下，成功的IC開發(fā)很大程度上依賴于設計師對這些制造效應影響的精確預測能力，最新的措施是采用復雜的建模方法提供優(yōu)化性能與良率所需的高精確數(shù)據(jù)。
圖1：由于越來越嚴重的制造效應，納米技術的實際良率已經(jīng)無法達到期望的水平。
