從現(xiàn)在起，聯(lián)華電子0.13微米工藝將提供此項(xiàng)可驅(qū)動(dòng)納米設(shè)計(jì)的方案，包含有：

經(jīng)過硅驗(yàn)證的LEON2 SPARC處理器的測(cè)試芯片；

經(jīng)過制程最佳化的低功率設(shè)計(jì)單元數(shù)據(jù)庫(kù)(Libraries)；

低功率制程參數(shù)檔(Technology files)；

整合了Cadence與Mentor最新芯片設(shè)計(jì)工具的RTL-to-GDSII設(shè)計(jì)參考流程。

“隨著設(shè)計(jì)微縮至更小的工藝技術(shù)，對(duì)于系統(tǒng)級(jí)芯片設(shè)計(jì)公司而言，漏電與其它功耗問題形成了更艱困的挑戰(zhàn)，”聯(lián)華電子知識(shí)產(chǎn)權(quán)研發(fā)及設(shè)計(jì)支持部部長(zhǎng)劉康懋表示：“為了要有效地解決這些問題，芯片設(shè)計(jì)公司需要得到完整解決方案的支持，在設(shè)計(jì)過程中有效率的全程指引與協(xié)助。藉由提供此項(xiàng)全方位的方案，我們提供了可幫助客戶快速并成功地將低功率芯片上市的關(guān)鍵資源。”

此項(xiàng)參考設(shè)計(jì)方案較傳統(tǒng)的晶圓專工參考流程涵蓋更為廣泛，包括了許多其它可協(xié)同運(yùn)作，并且經(jīng)過硅驗(yàn)證的資源。低功率系統(tǒng)單芯片的設(shè)計(jì)公司在開發(fā)其系統(tǒng)單芯片設(shè)計(jì)時(shí)，可以參考包含LEON2處理器在內(nèi)的測(cè)試芯片——32位處理器的開放原始碼可合成VHDL模型。此芯片設(shè)計(jì)具有高可配置性與擴(kuò)展性，使客戶得以接上外加的數(shù)字或、與模擬混合信號(hào)(AMS)硬硅知識(shí)產(chǎn)權(quán)(Hard IP)區(qū)塊，堪為客戶評(píng)估相關(guān)設(shè)計(jì)時(shí)的適合選擇。